2003-12-10 19:28:35BM2MUU
SM Bus 規格筆記 (1)
這個規格斷斷續續看了幾次,因為沒派上什麼用場,看過就忘.今天休假在家,拿起來又翻了幾頁,寫下來應該記得久些.現在最新規格是 2.0 ,不過手上的是 1.1 版.
--------------------------
全名叫做 System Management Bus,以兩根信號線傳送數據,其實是從 I2C 這個規格衍伸出來. 1995 飛利浦提供免費授權給 Access.bus 這個組織, 1996 Intel 和 Duracell 搞了個 Smart Battery System, 1997 正式把 SM bus 加入 SBS 的規格,其後的 ACPI 也一起納入成為規格的一部分. SM bus 作為一個慢速的通訊協定,因為信號簡單,所以除了電源管理的 IC 之外很多別種用途的 IC (EEPROM, Clock generator..) 也都放進來作為和外界溝通的介面.
基本上它是一個 multi-master 的介面,同一個匯流排上可以允許一個以上的 master; master 啟動資料的傳輸並且驅動 SCL 信號, slave 則是接收或者傳送資料給 master.當兩個 master 同時想要佔用匯流排時,先放掉 (為1) 的便失去主控權.
電氣特性上, 1.1版的 Vih(min)=2.1V, Vil(max)=0.8V;相對於 1.0 版的 Vih(min)=1.4V, Vil(max)=0.6V 來說雜訊邊際要好的多.因為這兩根信號以 wired-AND 的概念完成,所以外部的輸出便需使用 open drain 或 open collector;同時電源關閉時亦不能在匯流排上產生負載.
--------------------------
全名叫做 System Management Bus,以兩根信號線傳送數據,其實是從 I2C 這個規格衍伸出來. 1995 飛利浦提供免費授權給 Access.bus 這個組織, 1996 Intel 和 Duracell 搞了個 Smart Battery System, 1997 正式把 SM bus 加入 SBS 的規格,其後的 ACPI 也一起納入成為規格的一部分. SM bus 作為一個慢速的通訊協定,因為信號簡單,所以除了電源管理的 IC 之外很多別種用途的 IC (EEPROM, Clock generator..) 也都放進來作為和外界溝通的介面.
基本上它是一個 multi-master 的介面,同一個匯流排上可以允許一個以上的 master; master 啟動資料的傳輸並且驅動 SCL 信號, slave 則是接收或者傳送資料給 master.當兩個 master 同時想要佔用匯流排時,先放掉 (為1) 的便失去主控權.
電氣特性上, 1.1版的 Vih(min)=2.1V, Vil(max)=0.8V;相對於 1.0 版的 Vih(min)=1.4V, Vil(max)=0.6V 來說雜訊邊際要好的多.因為這兩根信號以 wired-AND 的概念完成,所以外部的輸出便需使用 open drain 或 open collector;同時電源關閉時亦不能在匯流排上產生負載.