自從1月底進到公司之後......

前兩個月都在看書以及看code style....

到4月多就開始碰到RTL整合的東西....

從開始的channel_nto1....

matrix的整合....arbiter的演算法....

還有改多to1的matrix....

ㄧ直到最後開始進入platform 的整合...

也就是全部所有IP的整合...

這是我第一次看到這麼大的東西...

光是TOP整合到最後就7千多行....

真的是壯觀呀....

在這一點一滴的整合當中...

我學到了不少東西...

也體認到自己專業能力的不足...

我還沒有能力可以去設計東西...

只可以去做一些輔助性的工作....

我的leader常會給我機會....

讓我去學習...

但是我好幾次卻都搞閘了....

都拖了好久才做出來.....

但是他還是沒有放棄我.....

ㄧ直到6月底...7月初的時候....

全部的RTL都整合完畢了.....

小弟我卻有一點不知道要幹麻....

因為越往後面....

是難度越高的.....

但是我還是沒有放棄...

接下來的7,8,9月份.....

我大都是在玩FPGA......

FPGA的學問也滿多的......

光是版子本身的狀況....

就會多到不知道要如何處理.....

光是FPGA的電源....

CLK的產生....

還有GPIO的assign.....

都是需要注意的...

我有幸的玩到了HAPS-52還有HAPS-34....

他是採用Xilinx的Chip.....

ㄧ個是Vertix 5 ㄧ個是Vertix 4......

所以我最近也都是在跑ISE.......

也多學到了一套synplify pro.....

他是在跑FPGA合成用的tool....

我門市先用synplify合成在用ISE去APR.......

然後在下到版子上面.....

FPGA的周邊電路....

真的也是需要多注意的......

我第一次接觸到inout這個用法.......

也是第一次知道GPIO哪時是輸入....

哪時是輸出....

這一此也是第一次遇到UART.....

FPGA加上UART的溝通.....

這就變成軟硬體的co-design了...

可以透過UART來顯示資料.....

雖然知道他的功用了...

但是我還是不太清楚他的設計原理.....

也要再找時間多加強....

來了8個多月了.....

雖然有進步....

但是實力還是差大家很多....

我要努力學....

最近要學ㄧ個新的東西....

我會多努力的....

衝壓....

我不是廢物....

我也不是白痴......

我要衝出一片天.......